СПЕЦИАЛИЗИРАНИ КОМПЮТЪРНИ СИСТЕМИ

Серийни интерфейси в едночиповите микроконтролери

Съдържание

- I^2C
- D^2B
- SPI

Общи характеристики

- I^2C – интерфейс за връзка между интегрални схеми (Philips)
- D^2B – интерфейс за цифрови данни – надстройка над I^2C (Philips)
- SPI – сериен периферен интерфейс (Motorola)
- JTAG – (ATMEL)

Интерфейс I^2C

- Inter Integrated Circuit
- Двупроводен синхронен сериен интерфейс за връзка между интегралните схеми (периферни чипове или микроконтролери) в една платка

Интерфейс I²C

- Двупроводен синхронен сериен интерфейс за връзка между интегралните схеми (периферни чипове или микроконтролери) в една платка



Интерфейс I^2C

Достойнства:

- Само две линии – последователна линия за данни (SDA) и линия за синхронизация (SCL).
- Данновата линия е **двупосочна** и посоката зависи от операцията – четене или запис.
- Всеки елемент, съединен с шината, е програмно-адресируем със свой уникален адрес.
- Отношенията между елементите могат да бъдат изградени според принципа главен-подчинен (Master-Slave) или да бъде построена система с няколко главни (Multi Master).

Интерфейс I^2C

Достойнства:

- Филтрацията на сигналите вътре в микросхемата обезпечава **нечувствителността към смущенията** по данновата линия на интерфейса.
- Броят на устройствата, които могат да бъдат съединени с една шина, се ограничава единствено от максималния капацитет на шината, който е 400 пФ.

Интерфейс I^2C

- Последователно 8-разрядно **двупосочно** предаване на данни.
- Скорости:
  - от 0 до 100 килобит/с в стандартен режим;
  - до 400 килобит/с в бърз режим (не се поддържа от всички микросхеми).

Интерфейс I²C

- Свързване на устройствата



Интерфейс I²C

- Старт и Стоп състояния



Start и Stop се регистрират по фронт, но само при SCL = 1!

Интерфейс I²C

- Старт, Стоп и Данни



- Данните, които се предават по данновата шина, се синхронизират по ниво 1 на SCL шината.

Интерфейс I²C

- Предаване на байт





http://radiohlam.ru/?p=1024

Интерфейс I²C

в) Комбинированный формат - передача/чтение

Интерфейс I²C

- 7-битова адресация

Адрес на подчинения		R/W	Описание
Код на устройството	Адрес		
0000	000	0	Общовалиден адрес
0000	000	1	START байт
0000	001	X	Адрес на SMBUS
0000	010	X	Резервиран за други формати на шината
0000	011	X	Резервиран за следващи разширения
0000	1xx	X	
1111	1xx	X	
1111	0xx	X	10-битова адресация на подчинения

Интерфейс I^2C

Адресация

- Адресното поле може да се възприеме и като команда от подчиненото устройство.
- Ако всички битове са 0, главното избира всички устройства.

	R/W	
0000000	**0**	стартов байт за бавни устройства
0000000	**1**	подготовка на устройствата, които имат програмна адресна част

Интерфейс I²C

- 7-битова адресация

4 бита	3 бита
Код на типа на устройството	Адрес



- Устройствата имат уникални кодове, запомнени вътре в чипа.

  EEPROM – 1010 адрес

  ЦАП – 1001 адрес

  RTC – 1101 000 (обикновено има само един RTC в една система)

Интерфейс I^2C

- 10-битова адресация

S|11110A9A8|R/W|A7A6…A1A0|R/W| ……

https://studfiles.net/preview/1938528/

Интерфейс I^2C

SMBus

Шина SMBus (System Management Bus — шина за управление на системата) — двупроводен интерфейс за обмен на данни между микросхемите на различни системни компоненти на компютъра, а също и връзката им с компютъра.

Основно предназначение на интерфейса — управление на *подсистемата на захранването и съпътстващите я подсистеми.*

Интерфейс I^2C

SMBus

SMBus се основава на интерфейса I^2C.

Шината има възможност за динамично преконфигуриране (свързване и изключване на потребителите на шината по време на работа) и автоматично задаване на адресите на устройствата.

В сравнение с I^2C има малка разлика в граничните нива на сигналите), но основно те са еднакви.

Шината дава възможност за всички видове обмен, разрешени за I^2C, но има нюанси в правилата за генериране на потвържденията.

За шината SMBus BIOS има стандартизирана поддръжка.

Особеност на шината SMBus, свързана с нейната роля в управлението на захранващата система, е способността за *автономна работа* — съединените чрез нея устройства могат да обменят информация, даже когато захранването на централния процесор (и другите подсистеми) отсъства.

Интерфейс D^2B

- Стандарт на IEC за нискоскоростни мултимастър серийни комуникации за приложения в домашната автоматизация
- Разработен от Philips през 1980г.
- Използва се за връзка между модули на разстояние до 150 м.
- Максимална скорост на обмен – 100 Kbps
- Надстройка над I^2C и позволява връзки на по-големи разстояния

Интерфейс D^2B

- Две двупроводни връзки
- Логическите нива 1 и 0 се кодират чрез диференциалното напрежение за всяка двойка



Лог. 1 - напрежение между двойката > 120 mV при ток ≤ 5 mA

Лог. 0 - напрежение между двойката < 20 mV при ток ≤ 5 mA

Интерфейс D^2B



Интерфейс D^2B

- 3 режима на работа:
  - Режим “0” – максимална скорост 209 симв./сек. Кодира се с 0.
  - Режим “1” - максимална скорост 2457 симв./сек. Кодира се с 10.
  - Режим “2” - максимална скорост 7760 симв./сек. (около 100 Кбит/с). Кодира се с 110.

Интерфейс D^2B

- Формат на данните

	1,2,3 б	12 бита		12 бита			4 бита										
S	Режим	Адрес на главното устройство	P	Адрес на подчине-ното устройство	P	A	Упр. поле	P	A	Дан-ни	E	P	A	Дан-ни	E	P	A

S - стартов бит = 0

P – контролен бит по четност/нечетност

A – потвърждение (ACKnowledge)

E – край на данните

Интерфейс SPI

- Сериен интерфейс SPI - (Serial Peripheral Interface - Motorola SPI)
- **Основни характеристики:**
  - ✓ Пълнодуплексен 3-проводен синхронен обмен на данни;
  - ✓ Режим на работа – главен или подчинен;
  - ✓ Обмен на данни – предаване със старшия бит напред;
  - ✓ 3 или 4-проводна схема на връзка.

Интерфейс SPI

- **Основни характеристики:**
  - Обезпечава високоскоростен синхронен обмен на данни между микроконтролери и периферни устройства или между няколко микроконтролера.
  - Реализира се от SSP – синхронен сериен порт.
  - Към него могат да се подключат голям брой подчинени устройства.

Интерфейс SPI

- MOSI (Master Out Slave In) – (изход от главния - вход в подчинения)
- MISO (Master In Slave Out)– (изход от подчинения – вход в главния)
- SS (Slave Select) – избор на подчиненото устройство –

Високото ниво на сигнала позволява обмен на данни с главното устройство.

- SCK (Serial Clock) –

за синхронизация на записа или четенето на данните от устройството. Управлява се от главното устройство – програмно се избират както тактовата честота, така и активните фронтове, предизвикващи изместването на битовете в изместващите регистри при приемане и при предаване.



Интерфейс SPI

- Последователно включване



Интерфейс SPI

- Паралелно включване

MOSI
MISO
Master
Slave 1
Slave 2
Slave n
ТГ
CLK
SS1
SS2
SSn
3 + n линии



Интерфейс SPI

- SPI контролер в едночипов МК на Motorola



Интерфейс SPI

- SPI контролер в едночипов МК на Motorola – програмно достъпни регистри

Управляващ регистър SPCR

b7							b0
SPIE	SPE	DWOM	MSTR	CPOL	CPHA	SPR1	SPR0

SPIE – Interrupt Enable – маска за прекъсванията от SPI

SPE – разрешава (1) или забранява (0) работата на SPI контролера.

DWOM – определя режима на работа на порт D.

MSTR – 1 - режим Мастер, 0 – режим Слейв на SPI контролера.

CPOL – определя полярността (нивото) на тактовия сигнал
CPHA – определя фазата на тактовия сигнал
SPR1 и SPR0 – определят тактовата честота (скоростта на предаване)

Интерфейс SPI

CPOL	CPHA	Режим
0	0	0
0	1	1
1	0	2
1	1	3



Интерфейс SPI

- SPI контролер в едночипов МК на Motorola – програмно достъпни регистри



Интерфейс SPI

- SPI режими



http://radiohlam.ru/?p=1194

Интерфейс SPI

- SPI контролер в едночипов МК на Motorola – програмно достъпни регистри

Регистър на състоянието SPSR

b7							b0
SPIF	WCOL	0	MODF	0	0	0	0

SPIF – флаг за прекъсване.

WCOL – конфликт при запис.

MODF – режим “конфликт”.

Флаговете се нулират при четене на SPSR. Всеки от флаговете може да предизвика прекъсване, ако това е разрешено.

Интерфейс SPI

- SPI контролер в едночипов МК на Motorola – програмно достъпни регистри

Генериране на заявка за прекъсване



Интерфейс SPI

- SPI контролер в едночипов МК на Motorola

Example: 4 channel, 12 bit AD Converter

12 bit -> needs 2 transfers
4 channel -> needs channel select
MSB first
AD converter is peripheral, samples/sends data at rising edge of clock therefore SPI needs to send data at falling edge of clock.
CPOL=0, CPHA=0 or
CPOL=1, CPHA=1
Input 0..2.5V
2MHz max -> 83 ksamples/second max



Интерфейс SPI

Предимства на SPI

- Пълнодуплексно предаване на данни по подразбиране.
- По-висока пропускателна способност в сравнение с I^2C или SMBus.
- Възможност за произволен избор на дължината на пакета - дължината на пакета не е ограничена до осем бита.

Интерфейс SPI

Предимства на SPI

- Простота на апаратната реализация:
  - Използват се само четири извода.
  - Еднопосочният характер на сигналите позволява при необходимост лесно да се организира галванична развръзка между главното и подчинените устройства.
  - Максималната тактова честота е ограничена само от бързодействието на устройствата, участващи в обмена на данни.

Интерфейс SPI

Недостатъци на SPI:

- Необходими са повече изводи, отколкото за интерфейса I^2C.
- Главното устройство не може да управлява потоци от данни.
- Няма потвърждение на приемането на данните от страна на подчиненото устройство (главното устройство може да предава данни «наникъде»).

Интерфейс SPI

Недостатъци на SPI:

- Няма определен от стандарта протокол за откриване на грешки.
- Няма официален стандарт, което прави невъзможно сертифицирането на устройствата.
- По разстояние на предаването интерфейсът SPI отстъпва например на UART и CAN.
- Наличие на множество варианти за реализация на интерфейса.