

# Подробен план-конспект по дисциплината „КОМПЮТЪРНИ АРХИТЕКТУРИ“

за студентите 3-ти курс от спец. КСТ, ИИ и КС, ОКС бакалавър, ТУ-Варна

## 1. Въведение в дисциплината

- 1.1. Същност на понятието „Компютърна архитектура“.
- 1.2. Основни задачи при разработването на една компютърна архитектура.
- 1.3. Паралелна обработка в компютърните системи.
- 1.4. Програмни нива на паралелната обработка и средства за тяхната реализация.

## 2. Особенности в архитектурата на съвременните CISC и RISC компютри.

- 2.1. CISC и RISC процесори.
- 2.2. Същност, предимства и недостатъци на CISC процесорите.
- 2.3. Същност, основни изисквания, предимства и недостатъци на процесорите с RISC архитектура.
- 2.4. Сравнение между основните качества на CISC и RISC процесорите.

## 3. Особенности в архитектурата на съвременните компютри: паралелизъм.

- 3.1. Паралелизъм в еднопроцесорните системи.
- 3.2. Паралелизъм в рамките на един процесор.
- 3.3. Паралелен обмен на данни в системата на паметта.
- 3.4. Шината като основна среда за трансфер на данни и команди.
- 3.5. Основни предимства и недостатъци на общата шина.
- 3.6. Основни методи за намаляване недостатъците на общата шина..

## 4. Въведение в паралелната обработка – предимства, нива и оценки.

- 4.1. Необходимост от паралелна обработка.
- 4.2. Основни предимства на паралелните компютри.
- 4.3. Нива на паралелна обработка в компютрите.
- 4.4. Оценка на производителността и ефективността.

## 5. Въведение в паралелната обработка - модели и класификации.

- 5.1. Модели на мащабируемостта.
- 5.2. Закон на Амдал.
- 5.3. Класификации на паралелните компютри.
- 5.4. Класификация на Флин и проблеми на компютрите от отделните групи.
- 5.5. Класификация по степен на свързаност между процесорите.
- 5.6. Паралелни системи за разпределена обработка.

## 6. Конвейерно изпълнение на командите в процесора - въведение.

- 6.1. Същност и принципи на конвейерната обработка.
- 6.2. Оценка за увеличаване на производителността.
- 6.3. Условия за реализация на конвейерна обработка.
- 6.4. Особенности на конвейера за команди - определяне на броя и предназначението на степените.

## 7. Конвейерно изпълнение на командите в процесора – същност и проблеми.

- 7.1. Производителност и проблеми при конвейерното изпълнение на команди, свързани с организацията на паметта и броя степени в конвейера.
- 7.2. Работа на конвейера при изпълнение на команди за преход.
- 7.3. Основни подходи за намаляване влиянието на командите за преход.
- 7.4. Междукомандни зависимости – същност и дефиниране.
- 7.5. Откриване и отстраняване на междукомандните зависимости на апаратно и на програмно ниво.

## 8. Конвейерно изпълнение на командите в процесора - примери.

- 8.1. Архитектурни особености на конвейерите в процесорите на Intel от фамилията P5.
- 8.2. Архитектурни особености на конвейерите в процесорите на Intel от фамилията P6.
- 8.3. Архитектурни особености на конвейерите в процесорите на Intel P4P.

## **9. Процесор с множество функционални устройства (ФУ).**

- 9.1. Въведение.
- 9.2. Същност и видове ФУ в процесорите.
- 9.3. Необходимост от синхронизация между ФУ в процесорите.
- 9.4. Синхронизация на апаратно ниво.
- 9.5. Проблеми при паралелното изпълнение на командите в различните ФУ – причини.
- 9.6. Основни принципи при изпълнение на командите в процесорите с множество ФУ.
- 9.7. Стратегии за постигане на по-висока производителност.

## **10. Процесор с множество функционални устройства с програмна синхронизация.**

- 10.1. Същност на синхронизацията на програмно ниво.
- 10.2. Формат на командата при процесорита с програмна синхронизация на ФУ.
- 10.3. Основни характеристики на процесорите с програмна синхронизация на ФУ.
- 10.4. Пример: Процесор на Intel Itanium 2.
- 10.5. Сравнение между синхронизацията на апаратно и на програмно ниво: предимства и недостатъци на двата подхода.

## **11. Векторни процесори – принципи и структура.**

- 11.1. Въведение.
- 11.2. Принципи на векторната обработка.
- 11.3. Същност на понятията вектор, векторна обработка, векторна команда, конвейер за обработка на вектори.
- 11.4. Структура на векторен процесор – основни функционални блокове.
- 11.5. Изисквания към паметта.
- 11.6. Нива на паралелизъм във векторния процесор.

## **12. Векторни процесори - команди.**

- 12.1. Векторни команди – кодове на операциите.
- 12.2. Векторни команди - видове адресация на операндите.
- 12.3. Предимства и недостатъци на различните видове адресация и разположение на данните в паметта.
- 12.4. Особенности и способности за съхранение състоянието на процесора след изпълнение на командите.

## **13. Паралелни SMP и MPP компютри с обща и с разпределена памет.**

- 13.1. Въведение.
- 13.2. SMP и MPP архитектури на паралелни компютри: същност и обща блокова схема.
- 13.3. Основни качества, предимства и недостатъци на SMP и MPP архитектурите.
- 13.4. Средства за намаляване отрицателния ефект на общата памет при компютрите с SMP архитектура.
- 13.5. Основни изисквания към компютърните системи с масов паралелизъм.

## **14. Паралелни NUMA и кластерни компютри с обща и с разпределена памет.**

- 14.1. Компютри с NUMA и cc-NUMA архитектура: същност и обща блокова схема
- 14.2. Основни качества, предимства и недостатъци на компютрите с NUMA архитектура.
- 14.3. Разпределена споделена памет (DSM) – основно понятие.
- 14.4. Кластерни системи: същност, предназначение и обща блокова схема.
- 14.5. Предимства и недостатъци на кластерните системи.

## **15. Паралелни компютри с разпределена памет – моделиране и подходи за работа.**

15.1. Абстрактен модел на Хоар за изчисления в MPP компютрите: процес, канал и начин за комуникация между процесите.

15.2. Основни проблеми на компютрите с разпределена памет.

15.3. PVM и MPI.

15.4. Груб и фин паралелизъм.

15.5. Балансирано натоварване – причини и реализация.

#### **16. Комуникационни мрежи (КМ) – основни понятия.**

16.1. Въведение.

16.2. Същност, предназначение и основни качества на КМ.

16.3. Видове комуникация.

16.4. Основни въпроси, решавани от всяка КМ.

16.5. Същност на топологията и маршрутизацията за една КМ.

#### **17. Статични и динамични комуникационни мрежи (КМ).**

17.1. Статични КМ.

17.2. Същност и физическия смисъл на параметрите за оценка на статичните КМ.

17.3. Видове топологии на статични КМ.

17.4. D-измерни n-решетки и кубове.

17.5. Динамични КМ – принцип на работа, видове, примери.

17.6. Параметри за оценка на динамичните КМ.

#### **18. Комуникационни мрежи (КМ) - примери.**

18.1. Комуникационни елементи за КМ – предназначение и свързване.

18.2. Двоичен хиперкуб, Crossbar и Delta мрежа.

18.3. Мрежи на Бенес и Клос.

18.4. Мрежа Dragonfly.

#### **19. Архитектура на паметта в паралелните компютри – организация и достъп.**

19.1. Същност на вертикалната (йерархична) организация на паметта.

19.2. Видове памет при вертикалната организация..

19.3. Време за достъп, латентност и ширина на лентата на предаване на паметта.

19.4. Същност на хоризонталната организация на паметта.

19.5. Видове достъп при хоризонталната организация на паметта – принципи, предимства и недостатъци.

#### **20. Архитектура на паметта в паралелните компютри – кеш памет.**

20.1. Кеш памет: място в йерархичната организация.

20.2. Принцип на работа и организация на информацията в кеш паметта.

20.3. Основни операции в кеш паметта.

20.4. Видове асоциативност при кеш паметта.

20.5. Стратегия за заместване на информацията в кеш паметта.

20.6. Стратегии за запис в кеш паметта.

20.7. Съгласуваност на данните в кеш-паметта на процесорите при SMP системите.

20.8. Размер на кешовия блок, латентност и пропускателна способност.

#### **21. Производителност на компютъра. Методи за нейното определяне.**

21.1. Производителност. Видове производителност.

21.2. Определяне на производителност чрез метод на измерването.

21.3. Измервателни и синтетични програми: същност, предимства, недостатъци и сравнения.

21.4. Източници на грешки при измервателните програми.

21.5. Определяне на производителността чрез метод на моделирането.

21.6. Аналитично моделиране - същност.

21.7. Видове аналитични модели, предимства и сравнения между тях.

21.8. Имитационно моделиране – същност.

21.9. Времето като основа за работата на един имитационен модел.

## 21.10. Основни предимства на имитационния пред аналитичния модел.

Изготвил: Гл.ас. д-р Милен Ангелов: \_\_\_\_\_

Дата на изготвяне: 15.09.2020г.

Дата на преработка на конспекта: 23.12.2025г.

### Основна литература:

1. Таслаков Ц. Компютърни архитектури, ТУ - Варна, 2001, ISBN-954-20-0163-0
2. Таслаков Ц., М. Ангелов Компютърни архитектури. Ръководство за лабораторни упражнения, Печатна база на ТУ Варна, 2010
3. [www.top500.org](http://www.top500.org)
4. John L. Hennessy, David A. Patterson, Computer Architecture – a Quantitative Approach, Sixth Edition, Morgan Kaufmann, 2019
5. William Stallings, Computer Organization and Architecture, Eleventh Edition, 2019, ISBN 0-13-185644-8-0
6. ARM® Architecture Reference Manual, ARMv7-A and ARMv7-R edition, Arm Holdings, 2018

### Допълнителна литература:

1. Ajima Y., Inoue T., Hiramoto S., Shimizu T. Tofu: Interconnect for the K computer, FUJITSU Sci. Tech. J., Vol. 48. No. 3, pp. 280-285, July 2012
2. Haring R., Ohmacht M., Fox T. et al. The IBM Blue Gene/Q Compute Chip, DOI: 10.1109/MM.2011.108, IEEE Micro, Vol.32, Issue: 2, March-April 2012
3. <http://www.cray.com/Home.aspx/>, Cray Inc., CRAY XK7
5. <https://computing.llnl.gov/tutorials/bgq/>, B. Barney. Using the Sequoia and Vulcan BlueGene/Q Systems, Lawrence Livermore National Laboratory
6. Inoue T. The 6D Mesh/Torus Interconnect of K Computer, <http://www.fujitsu.com/global>
7. Jain N., Bhatele A., Ni X., Wrightz N., Kale L. Maximizing Throughput on a Dragonfly Network, Proceedings of the International Conference for High Performance Computing, Networking, Storage and Analysis, November 16-21, 2014, New Orleans, LA, USA
8. Katsardis I. Cray XC40 Architecture Overview, [ikatsardis@cray.com](mailto:ikatsardis@cray.com)
9. Larkin J. Titan Architecture, [www.olcf.ornl.gov/wp-content/uploads/2013/02/Titan\\_Architecture\\_1-JL.pdf](http://www.olcf.ornl.gov/wp-content/uploads/2013/02/Titan_Architecture_1-JL.pdf)
10. Lu Y. Overview of Tianhe2 System and Applications, Russian Supercomputing Days, Moscow, Sep. 2015