Анотация

---

Дисциплината „Проектиране с програмируема логика“ е предназначена за студентите от образователно-класификационна степен “бакалавър“ специалност “Изкуствен интелект”. Целите на дисциплината са да запознае студентите с FPGA китове на фирма Altera и да се изучи езикът Verilog предназначен за дизайн на електронни схеми. В процеса на обучение се реализират задачи за синтез на различни схеми и функционални логически възли като тригери, регистри, суматори, мултиплексори, и др.. Студентите създават алгоритми и програми на Verilog, като моделирането и описанието на схемите обхваща симулация на логически елементи.
Учебната дисциплина се базира на предхождащите дисциплини: „Математика - 1 част“, Математика - 2 част“, „Базово програмиране 1 част“, “ Цифрова логика“, „Организация на компютъра“, „Цифрова обработка на сигналите“.
Дисциплината улеснява процеса на дипломното проектиране и по-нататъшната практическа работа на студентите по различни хардуерни проекти.

Съдържание

---

• FPGA – основни концепции, понятия и характеристики;
• Видове FPGA. Развойни средства на Altera. Обща структура на интегралните схеми;
• Въведение в езика за проектиране на електронни схеми - Verilog.
• Създаване на проект с Verillog за проектиране на комбинационни и последователностни логически схеми. Проектиране на функционални възли за аритметически операции и др..