Анотация

---

В първата част на дисциплината (Организация на компютъра) се представят познания, свързани със структурата и организацията на функциониране на цифровата изчислителна машина. За целта се разглежда представянето на данните и алгоритмите на изпълнимите операции. Въз основа на принципите за построяване на съвременните цифрови изчислителни машини се обосновава и мотивира съставът от необходимите устройства и системи. В тази връзка се разглежда структурата и организацията на функциониране на аритметично-логически устройства, на запомнящи устройства, на управляващи устройства. Разглеждат се методите за организация и средствата за реализация на командната система, на запомнящата система, на системата за прекъсване и на системата за входно-изходен обмен.

Материалът, включен във втората част на дисциплината (Компютърни архитектури) е посветен на особеностите на съвременните компютърни архитектури и е съобразен с целите и задачите на курса за магистърско обучение по “Компютърни мрежи и комуникации”. Разглеждат се въпроси, свързани със съвременната архитектура, като се акцентира върху конвейерната работа на процесора и особеностите на суперскаларната архитектура.

Съдържание

---

Тема 1. Представяне на данните
1.1. Представяне на логически, символни и числови данни.
1.2. Форми и формати за представяне - организация на разрядната мрежа.
1.3. Машинни кодове за изобразяване на числата, преобразуване на машинните кодове.
Тема 2. Представяне на логическите структури
2.1. Представяне на логическите елементи, логическите възли и логическите връзки.
2.2. Микрооперации в логическите възли - представяне на управлението.
2.3. Представяне на логическите структури.
2.4. Език на микрооперациите. Микрокоманда, Микропрограма.
Тема 3. Операционни структури
3.1. Аритметика на числа с фиксирана запетая.
3.2. Аритметика на числа с плаваща запетая.
3.3. Архитектура на АЛУ.
Тема 4. Логическа структура на запомнящи устройства
4.1. Предназначение на запомнящите устройства, класификация.
4.2. Операции в запомнящите устройства.
4.3. Логическа структура на адресируеми ЗУ, на ЗУ с последователен достъп, на ЗУ с асоциативен достъп.
Тема 5. Организация на изчислителния процес
5.1. Структура на изчислителния процес.
5.2. Машинна команда, централен процесор, команден цикъл. Видове машинни команди и командни системи.
5.3. Методи за адресиране на операндите.
5.4. Методи за адресиране на командите.
5.5. Команди за работа с подпрограми.
5.6. Прекъсване, система за прекъсване, предназначение и характеристики.
5.7. Понятие за входно-изходен обмен.
Тема 6. Организация на запомнящата система
6.1. Йерархическа организация на компютърната запомняща система.
6.2. Структура на буферните памети за команди и за данни.
6.3. Организация на обмена между буферната и първичната памети.
Тема 7. Организация на управлението
7.1. Командният цикъл като основен алгоритъм за функциониране на управляващото устройство.
7.2. Синхронен и асинхронен метод на управление.
7.3. Управляващи устройства с програмно закрепена логика.
Тема 8. Архитектура на съвременните процесори
8.1. Особености на архитектурата на съвременните компютри.
8.2. CISC и RISCпроцесори.
Тема 9. Въведение в паралелната обработка.
9.1. Необходимост от паралелна обработка.
9.2. Нива на паралелност.
9.3. Оценка на производителността.
9.4. Модели на мащабируемастта.
9.5. Класификация на паралелните компютри.
9.6. Разпределена обработка.
Тема 10.Конвейерно изпълнение на командите в процесора.
10.1. Въведение. Понятие за конвейер. Особености в работа на конвейера за команди.
10.2. Междукомандни зависимости - същност на междукомандите зависимости, отстраняване на междукомандните зависимости.
10.3. Работа на конвейера при изпълнение на команди за преход.
Тема 11.Процесор с множество функционални устройства.
11.1. Въведение.
11.2. Синхронизация на апаратно ниво.
11.3. Синхронизация на програмно ниво.
11.4. Сравнение на двата подхода за синхронизация.
Тема 12.Паралелни компютри с разпределена памет
      12.1. SMP архитектура. Особености. Предимства и недостатъци.
      12.2.MPP архитектура. Особености. Предимства и недостатъци.
      12.3.Архитектури NUMA и ccNUMA.
      12.4.Абстрактен модел за изчисление в МРР компютрите.
      12.5.Разпределяне на изчисленията.
Тема 13.Комуникационни мрежи в паралелните компютри
      13.1. Характеристики. Топологии.
      13.2. Статични комуникационни мрежи.
      13.3.Динамични комуникационни мрежи.
      13.4.Архитектура на комуникационния елемент.
      13.5.Примери за комуникационни мрежи.
Тема 14.Векторни процесори.                                            
      14.1Структура на векторните процесори.
      14.2Векторни команди - код на операциите, адресация на операндите, особености при фиксиране на състоянието след изпълнение на командите
Тема 15.Архитектура на паметта в паралелните компютри.
      15.1.Вертикална (йерархична) организация на паметта.
      15.2.Хоризонтална организация на паметта.
      15.3.Разположение на данните в паметта.